PCB設(shè)計(jì)在整個(gè)PCB電路板制作的一個(gè)重要環(huán)節(jié)，它決定了整個(gè)PCB板的基礎(chǔ)。以下是PCB線路板廠家總結(jié)出來(lái)的一些關(guān)于PCB設(shè)計(jì)需要注意的一些問(wèn)題。

1、選擇PCB板

選擇PCB板必須在滿(mǎn)足設(shè)計(jì)要求、批量生產(chǎn)和成本之間取得平衡。設(shè)計(jì)要求包括電氣部分和機(jī)構(gòu)組件。在電氣方面，設(shè)計(jì)需要重點(diǎn)關(guān)注介電常數(shù)和介電損耗的頻率是否一致。

2、避免高頻干擾

避免高頻干擾的基本思想是盡量減少高頻信號(hào)電磁場(chǎng)的干擾，即串?dāng)_。

3、解決信號(hào)完整性問(wèn)題

基本上是阻抗匹配的問(wèn)題。影響阻抗匹配的因素包括信號(hào)源架構(gòu)和輸出阻抗，走線的特性阻抗，負(fù)載端的特性以及走線的拓?fù)洹?/p>

4、實(shí)現(xiàn)差分接線

關(guān)于差分對(duì)的接線，有兩點(diǎn)需要注意。一種是兩條線的長(zhǎng)度應(yīng)盡可能長(zhǎng)，另一種是兩條線之間的間隔（由差分阻抗確定）應(yīng)保持相同，即保持平行。

5、在只有一個(gè)輸出的時(shí)鐘信號(hào)線的情況下執(zhí)行差分布線

要使用差分路由，因此，差分布線不能用于只有一個(gè)輸出的時(shí)鐘信號(hào)。

6、接收端差分對(duì)之間的匹配電阻

通常在接收端的差分對(duì)之間添加匹配電阻，其值應(yīng)等于差分阻抗的值。這樣信號(hào)質(zhì)量會(huì)更好。

7、差分對(duì)的接線應(yīng)緊密平行

差分對(duì)的接線應(yīng)正確閉合和平行。適當(dāng)?shù)慕咏仁且驗(yàn)樵撻g距會(huì)影響差分阻抗的值，這是設(shè)計(jì)差分對(duì)的重要參數(shù)。由于保持了差分阻抗的一致性，因此也需要并行。

8、處理實(shí)際接線中的一些理論沖突

（1）基本上，隔離模擬/數(shù)字分區(qū)是正確的。信號(hào)軌跡盡量不要跨越劃分的區(qū)域，電源和信號(hào)的返回電流路徑不宜過(guò)大。

（2）晶體振蕩器是一種模擬正反饋振蕩器電路。為了獲得穩(wěn)定的振蕩信號(hào)，必須滿(mǎn)足環(huán)路增益和相位規(guī)范。因此，晶體和芯片之間的距離必須很近。